Опыт 3-6 лет
Реализация алгоритмов цифровой обработки сигналов под ПЛИС Xilinx на языке SystemVerilog. Разработка новых и перенос существующих алгоритмов из Matlab на...
Опыт разработки под ПЛИС. Уверенное знание SystemVerilog. Опыт верификации (написание эталонных моделей алгоритмов в Matlab, симуляция в QuestaSim/ModelSim).